Processing

Please wait...

Settings

Settings

Goto Application

1. WO2023283842 - CHIP PACKAGING STRUCTURE AND PACKAGING METHOD AND ELECTRONIC DEVICE

Publication Number WO/2023/283842
Publication Date 19.01.2023
International Application No. PCT/CN2021/106344
International Filing Date 14.07.2021
IPC
H01L 23/00 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
H01L 23/31 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulation, e.g. encapsulating layers, coatings
31characterised by the arrangement
Applicants
  • 华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventors
  • 苏玉 SU, Yu
  • 吕建标 LU, Jianbiao
  • 陈晓丹 CHEN, Xiaodan
  • 郑见涛 ZHENG, Jiantao
Agents
  • 北京中博世达专利商标代理有限公司 BEIJING ZBSD PATENT&TRADEMARK AGENT LTD.
Priority Data
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) CHIP PACKAGING STRUCTURE AND PACKAGING METHOD AND ELECTRONIC DEVICE
(FR) STRUCTURE D'ENCAPSULATION DE PUCE ET PROCÉDÉ D'ENCAPSULATION ET DISPOSITIF ÉLECTRONIQUE
(ZH) 芯片封装结构及封装方法、电子设备
Abstract
(EN) The present application provides a chip packaging structure and packaging method and an electronic device, which can solve the problem of poor waterproof performance, and the chip packaging structure and packaging method can be applied to the electronic device. The chip packaging structure comprises: a substrate; a chip, having a first surface close to the substrate and a second surface opposite to the first surface; a first pin layer, comprising multiple pins provided between the first surface of the chip and the substrate; a plastic packaging member, provided around the chip and the first pin layer, the surface of the plastic packaging member away from the substrate being higher than the first surface of the chip, covering the side surface of the first pin layer, and at least covering part of the side surface of the chip, wherein the plastic packaging member is adhered to the side surface of the chip; and a waterproof layer, provided on the second surface of the chip and the surface of the plastic packaging member away from the substrate.
(FR) La présente invention concerne une structure d'encapsulation de puce et un procédé d'encapsulation et un dispositif électronique, qui peuvent résoudre le problème de faible performance d'étanchéité à l'eau, et la structure d'encapsulation de puce ainsi que le procédé d'encapsulation peuvent être appliqués au dispositif électronique. La structure d'encapsulation de puce comprend : un substrat ; une puce, ayant une première surface proche du substrat et une seconde surface opposée à la première surface ; une première couche de broche, comprenant de multiples broches disposées entre la première surface de la puce et le substrat ; un élément d'encapsulation en plastique, disposé autour de la puce et de la première couche de broche, la surface de l'élément d'encapsulation en plastique à l'opposé du substrat étant supérieure à la première surface de la puce, recouvrant la surface latérale de la première couche de broche, et recouvrant au moins une partie de la surface latérale de la puce, l'élément d'encapsulation en plastique étant collé à la surface latérale de la puce ; et une couche étanche à l'eau, disposée sur la seconde surface de la puce et la surface de l'élément d'encapsulation en plastique à l'opposé du substrat.
(ZH) 本申请提供一种芯片封装结构及封装方法、电子设备,能够解决防水性能低下的问题,可应用于电子设备中。该芯片封装结构,包括:基板。芯片,具有靠近基板的第一表面和与第一表面相对的第二表面。第一管脚层,包括设置于芯片的第一表面与基板之间的多个管脚。塑封件,设置在芯片和第一管脚层的一周,塑封件远离基板的表面高于芯片的第一表面,且覆盖第一管脚层的侧面和至少覆盖芯片的部分侧面。其中,塑封件与芯片的侧面贴合。防水层,设置在芯片的第二表面,以及塑封件远离基板的表面上。
Latest bibliographic data on file with the International Bureau