Processing

Please wait...

Settings

Settings

Goto Application

1. WO2021142823 - GAN-BASED NORMALLY-OFF HIGH-ELECTRON-MOBILITY TRANSISTOR AND PREPARATION METHOD THEREFOR

Publication Number WO/2021/142823
Publication Date 22.07.2021
International Application No. PCT/CN2020/072953
International Filing Date 19.01.2020
IPC
H01L 29/778 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66Types of semiconductor device
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76Unipolar devices
772Field-effect transistors
778with two-dimensional charge carrier gas channel, e.g. HEMT
H01L 21/335 2006.1
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
334Multistep processes for the manufacture of devices of the unipolar type
335Field-effect transistors
Applicants
  • 中国科学院半导体研究所 INSTITUTE OF SEMICONDUCTORS, CHINESE ACADEMY OF SCIENCES [CN]/[CN]
Inventors
  • 姬小利 JI, Xiaoli
  • 魏同波 WEI, Tongbo
  • 王军喜 WANG, Junxi
  • 李晋闽 LI, Jinmin
  • 杨富华 YANG, Fuhua
Agents
  • 中科专利商标代理有限责任公司 CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.
Priority Data
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) GAN-BASED NORMALLY-OFF HIGH-ELECTRON-MOBILITY TRANSISTOR AND PREPARATION METHOD THEREFOR
(FR) TRANSISTOR À HAUTE MOBILITÉ D'ÉLECTRONS NORMALEMENT INACTIF À BASE DE GAN ET SON PROCÉDÉ DE PRÉPARATION
(ZH) GaN基常关型高电子迁移率晶体管及制备方法
Abstract
(EN)
Provided are a GaN-based normally-off high-electron-mobility transistor and a preparation method therefor. The method comprises: S1, sequentially preparing, on a substrate (10), a nucleation layer (11), a buffer layer (12) and a first high-resistance GaN layer (13); S2, preparing a patterned dielectric layer (20) on the first high-resistance GaN layer (13); S3, epitaxially growing a ridge GaN layer (30) in a transverse direction on the basis of the patterned dielectric layer (20), and then removing the patterned dielectric layer (20) to form a ridge GaN template, wherein sidewalls of the ridge GaN layer (30) are aa crystal faces or bb crystal faces; and S4, epitaxially growing a ridge channel layer (31) and a ridge barrier layer (32) sequentially on the basis of the ridge GaN template, wherein the thickness of the sidewall of the ridge channel layer (31) and the thickness of the sidewall of the ridge barrier layer (32) are both less than the thickness of a platform. The transistor prepared using the method has no etching loss and injection damage in a channel region so as to effectively prevent the influence of etching damage on the device performance, and has a high threshold voltage, a high saturation current and a low on-resistance.
(FR)
L'invention concerne un transistor à haute mobilité d'électrons normalement inactif à base de GaN et son procédé de préparation. Le procédé consiste : S1, à préparer séquentiellement, sur un substrat (10), une couche de nucléation (11), une couche tampon (12) et une première couche de GaN à haute résistance (13); S2, à préparer une couche diélectrique à motifs (20) sur la première couche de GaN à haute résistance (13); S3, à faire croître épitaxiquement une couche de GaN de nervure (30) dans une direction transversale sur la base de la couche diélectrique à motifs (20), et puis à retirer la couche diélectrique à motifs (20) pour former un modèle de GaN de nervure, des parois latérales de la couche de GaN de nervure (30) étant des faces de cristaux aa ou des faces de cristaux bb; et S4, à faire croître épitaxiquement une couche de canal de nervure (31) et une couche de barrière de nervure (32) séquentiellement sur la base du modèle de GaN de nervure, l'épaisseur de la paroi latérale de la couche de canal de nervure (31) et l'épaisseur de la paroi latérale de la couche de barrière de nervure (32) étant toutes deux inférieures à l'épaisseur d'une plateforme. Le transistor préparé au moyen du procédé n'a pas de pertes de gravure et de dégâts d'injection dans une zone de canal afin d'empêcher efficacement l'influence de dégâts de gravure sur la performance du dispositif, et a une haute tension de seuil, un fort courant de saturation et une faible résistance d'activation.
(ZH)
本公开提供了一种GaN基常关型高电子迁移率晶体管及其制备方法,方法包括:S1,在衬底(10)上依次制备成核层(11)、缓冲层(12)和第一高阻GaN层(13);S2,在第一高阻GaN层(13)上制备图形化介质层(20);S3,基于图形化介质层(20),横向外延生长脊形GaN层(30),然后去除图形化介质层(20),形成脊形GaN模板,其中,脊形GaN层(30)的侧壁为aa晶面或bb晶面;S4,基于脊形GaN模板,依次外延生长脊形沟道层(31)及脊形势垒层(32),其中,脊形沟道层(31)和脊形势垒层(32)的侧壁的厚度均小于平台的厚度。该方法制备的晶体管,在沟道区域不存在刻蚀损耗及注入损伤,能有效避免刻蚀损伤对器件性能的影响,具有高的阈值电压,高的饱和电流和低的开态电阻。
Latest bibliographic data on file with the International Bureau