Processing

Please wait...

Settings

Settings

Goto Application

1. WO2022160098 - CHIP TEST APPARATUS AND CHIP TEST METHOD

Publication Number WO/2022/160098
Publication Date 04.08.2022
International Application No. PCT/CN2021/073821
International Filing Date 26.01.2021
IPC
G01R 31/28 2006.1
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
G01R 1/02 2006.1
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
1Details of instruments or arrangements of the types covered by groups G01R5/-G01R13/122
02General constructional details
Applicants
  • 华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventors
  • 王伟君 WANG, Weijun
  • 孙斌 SUN, Bin
  • 宋海永 SONG, Haiyong
  • 李亚 LI, Ya
Agents
  • 北京润泽恒知识产权代理有限公司 BEIJING RUN ZEHENG INTELLECTUAL PROPERTY LAW FIRM
Priority Data
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) CHIP TEST APPARATUS AND CHIP TEST METHOD
(FR) APPAREIL ET PROCÉDÉ DE TEST DE PUCE
(ZH) 芯片测试装置及芯片测试方法
Abstract
(EN) A chip test apparatus and a chip test method, which relate to the field of chip testing, and can meet the test requirements for a high-frequency high-speed chip. The chip test apparatus comprises a chip test base (4), a main circuit board (2), and a high-speed loopback circuit board (3), wherein the chip test base (4) comprises an upper surface (S1) and a lower surface (S2), which are oppositely arranged, and a probe (41) penetrating the chip test base (4) is arranged in the chip test base (4); the lower end of the probe (41) protrudes from the lower surface (S2) and is connected to the main circuit board (2), and the upper end of the probe (41) protrudes from the upper surface (S1), so as to connect to a pin arranged in a low-speed region (12) of a chip (1); and a test face of the high-speed loopback circuit board (3) is connected to a pin arranged in a high-speed region (11) of the chip (1) by means of a conductive adhesive (R).
(FR) L'invention concerne un appareil et un procédé de test de puce, qui se rapportent au domaine des tests de puce, et qui peuvent répondre aux exigences de test d'une puce haute fréquence à grande vitesse. L'appareil de test de puce comprend une base de test de puce (4), une carte de circuit principal (2) et une carte de circuit en boucle à haute vitesse (3), la base de test de puce (4) comprenant une surface supérieure (S1) et une surface inférieure (S2), qui sont disposées de manière opposée, et une sonde (41) pénétrant dans la base de test de puce (4) est disposée dans la base de test de puce (4) ; l'extrémité inférieure de la sonde (41) fait saillie de la surface inférieure (S2) et est connectée à la carte de circuit imprimé principale (2), et l'extrémité supérieure de la sonde (41) fait saillie de la surface supérieure (S1), de manière à se connecter à une broche disposée dans une région à basse vitesse (12) d'une puce (1) ; et une face de test de la carte de circuit imprimé en boucle à haute vitesse (3) est connectée à une broche disposée dans une région à haute vitesse (11) de la puce (1) au moyen d'un adhésif conducteur (R).
(ZH) 一种芯片测试装置及芯片测试方法,涉及芯片测试领域,能够满足高频高速芯片的测试需求;该芯片测试装置包括芯片测试座(4)、主电路板(2)、高速环回电路板(3);其中,芯片测试座(4)包括相对设置的上表面(S1)和下表面(S2),且芯片测试座(4)中设置有贯穿芯片测试座(4)的探针(41);探针(41)的下端凸出于下表面(S2)、与主电路板(2)连接,探针(41)的上端凸出于上表面(S1),以连接到芯片(1)的低速区(12)设置的引脚;高速环回电路板(3)的测试面通过导电胶(R)连接到芯片(1)的高速区(11)设置的引脚。
Latest bibliographic data on file with the International Bureau