Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020099081 - ARRANGEMENT OF MEMRISTORS

Publication Number WO/2020/099081
Publication Date 22.05.2020
International Application No. PCT/EP2019/078875
International Filing Date 23.10.2019
IPC
G11C 13/00 2006.01
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/, G11C23/, or G11C25/173
Applicants
  • ROBERT BOSCH GMBH [DE]/[DE]
Inventors
  • KIRCHNER, Tobias
Priority Data
10 2018 219 312.613.11.2018DE
Publication Language German (DE)
Filing Language German (DE)
Designated States
Title
(DE) ANORDNUNG VON MEMRISTOREN
(EN) ARRANGEMENT OF MEMRISTORS
(FR) ENSEMBLE DE MEMRISTORS
Abstract
(DE)
Anordnung (100) von Memristoren, wobei ein erster Memristor (102) und ein zweiter Memristor (104) für die Kodierung wenigstens eines Bits angeordnet sind, wobei eine erste Leitung (106) zu einem ersten Eingang (108) des ersten Memristors (102) und zu einem ersten Eingang (110) des zweiten Memristors (104) angeordnet ist, wobei eine zweite Leitung (112) zu einem zweiten Eingang (114) des ersten Memristors (102) und eine dritte Leitung (116) zu einem zweiten Eingang (118) des zweiten Memristors (104) angeordnet sind, wobei die Memristoren bezüglich ihrer ladungsabhängig veränderlichen Widerstandswerte (R102, R104) in einander entgegengesetzter Richtung veränderlich zwischen der ersten Leitung (106) und der zweiten Leitung (112) und zwischen der ersten Leitung (106) und der dritten Leitung (116) angeordnet sind.
(EN)
Arrangement (100) of memristors, wherein a first memristor (102) and a second memristor (104) are provided for encoding at least one bit, wherein a first line (106) to a first input (108) of the first memristor (102) and to a second input (110) of the second memristor (104) is provided, wherein a second line (112) to a second input (114) of the first memristor (102) and a third line (116) to a second input (118) of the second memristor (104) are provided, wherein the memristors are arranged between the first line (106) and the second line (112) and between the first line (106) and the third line (116) such that their resistance values (R102, R104), which can be varied in a charge-dependent manner, can be varied in mutually opposite directions.
(FR)
Ensemble (100) de memristors, dans lequel un premier memristor (102) et un deuxième memristor (104) sont disposés pour le codage d’au moins un bit, une première ligne (106) étant disposée vers une première entrée (108) du premier memristor (102) et vers une première entrée (110) du deuxième memristor (104), une deuxième ligne (112) étant disposée vers une deuxième entrée (114) du premier memristor (102) et une troisième ligne (116) étant disposée vers une deuxième entrée (118) du deuxième memristor (104), les memristors étant disposés, concernant leurs valeurs de résistance (R102, R104) variables en fonction de la charge, dans des sens de variation respectifs opposés l’un à l’autre entre la première ligne (106) et la deuxième ligne (112) et entre la première ligne (106) et la troisième ligne (116).
Latest bibliographic data on file with the International Bureau